GeeksforGeeks

1. Verilog:
Verilog on Laitteistokuvauskieli (HDL). Se on tietokonekieli, jota käytetään kuvaamaan elektronisten piirien rakennetta ja käyttäytymistä. Vuonna 1983 Verilog-kieli alkoi Gateway Design Automation Inc: ssä laitteistomallinnuksen omakielenä ja myöhemmin siitä tuli IEEE-standardi 1364 vuonna 1995 ja sitä alettiin käyttää laajemmin. Verilog perustuu moduulitason testbench.

2. SystemVerilog :
SystemVerilog on sekä Laitteistokuvauskielen (HDL) että Laitteistokuvauskielen (HVL) yhdistelmä, josta käytetään nimitystä HDVL. Tarkoittaa, että se kuvaa elektronisten piirien rakennetta ja käyttäytymistä sekä tarkastaa Laitteistokuvauskielellä kirjoitetut elektroniset piirit. SystemVerilog toimii verilogin superjoukkona, jossa on paljon laajennuksia Verilogin kieleen vuonna 2005 ja siitä tuli IEEE-standardi 1800 ja se päivitettiin uudelleen vuonna 2012 IEEE 1800-2012-standardiksi. SystemVerilog perustuu luokkatasoon testbench, joka on luonteeltaan dynaamisempi.

Verilogin ja Systemverilogin ero :

S.No. VERILOG JÄRJESTELMÄVERILOG
Verilog on laitteiston kuvauskieli (HDL). SystemVerilog on yhdistelmä sekä Laitteistokuvauskieltä (HDL) että Laitteistokuvauskieltä (HVL).
Verilogin kieltä käytetään sähköisten järjestelmien jäsentämiseen ja mallintamiseen. SystemVerilog-kieltä käytetään elektronisen järjestelmän mallintamiseen, suunnitteluun, simulointiin, testaamiseen ja toteuttamiseen.
se tukee jäsenneltyä paradigmaa. se tukee strukturoitua ja oliokeskeistä paradigmaa.
Verilog perustuu moduulitason testbench. SystemVerilog perustuu luokkatasoon testbench.
se on standardoitu IEEE 1364: ksi. se on standardoitu IEEE: ksi 1800-2012.
Verilog on saanut vaikutteita C-kielestä ja Fortran-ohjelmointikielestä. SystemVerilog perustuu Verilog -, VHDL-ja C++ – ohjelmointikieleen.
siinä on tiedostopääte .v tai .vh sillä on tiedostopääte .sv tai.svh
se tukee lanka ja Reg datatype. se tukee erilaisia tietotyyppejä, kuten enum, union, struct, string, class.
se perustuu moduulien hierarkiaan. se perustuu luokkiin.
se aloitettiin vuonna 1983 omana kielenään laitteistomallinnukseen. se oli alun perin tarkoitettu Verilogin jatkeeksi vuonna 2005.

Artiklan Tagit: