GeeksforGeeks

BY admin
|

1. Verilog:
Verilog è un linguaggio di descrizione hardware (HDL). È un linguaggio informatico che viene utilizzato per descrivere la struttura e il comportamento dei circuiti elettronici. Nel 1983 Verilog language ha iniziato come linguaggio proprietario per la modellazione hardware presso Gateway Design Automation Inc e in seguito è diventato standard IEEE 1364 nel 1995 e ha iniziato a diventare più ampiamente utilizzato. Verilog si basa su testbench a livello di modulo.

2. SystemVerilog :
SystemVerilog è una combinazione di Hardware Description Language (HDL) e Hardware Verification Language (HVL) e combinato definito come HDVL. Significa che descrive la struttura e il comportamento dei circuiti elettronici e verifica i circuiti elettronici scritti in un linguaggio di descrizione dell’hardware. SystemVerilog agisce come un superset di Verilog con molte estensioni al linguaggio Verilog nel 2005 e divenne standard IEEE 1800 e nuovamente aggiornato nel 2012 come standard IEEE 1800-2012. SystemVerilog si basa su testbench a livello di classe che è di natura più dinamica.

Differenza tra Verilog e SystemVerilog :

S. N. VERILOG SYSTEMVERILOG
Verilog è un Linguaggio di Descrizione Hardware (HDL). SystemVerilog è una combinazione di Hardware Description Language (HDL) e Hardware Verification Language (HVL).
Il linguaggio Verilog viene utilizzato per strutturare e modellare sistemi elettronici. Il linguaggio SystemVerilog viene utilizzato per modellare, progettare, simulare, testare e implementare il sistema elettronico.
Supporta paradigma strutturato. Supporta il paradigma strutturato e orientato agli oggetti.
Verilog si basa su testbench a livello di modulo. SystemVerilog è basato su testbench a livello di classe.
È standardizzato come IEEE 1364. È standardizzato come IEEE 1800-2012.
Verilog è influenzato dal linguaggio C e dal linguaggio di programmazione Fortran. SystemVerilog è basato sul linguaggio di programmazione Verilog, VHDL e c++.
Ha estensione del file .v o .vh Ha estensione del file .sv o .svh
Supporta filo e Reg tipo di dati. Supporta vari tipi di dati come enum, union, struct, string, class.
Si basa sulla gerarchia dei moduli. Si basa su classi.
È stato iniziato nel 1983 come linguaggio proprietario per la modellazione hardware. Originariamente era inteso come estensione di Verilog nell’anno 2005.

Tag articolo: