GeeksforGeeks
1. Verilog:
Verilog jest językiem opisu sprzętu (HDL). Jest to język komputerowy, który jest używany do opisu struktury i zachowania układów elektronicznych. W 1983 roku Verilog language zaczął być zastrzeżonym językiem do modelowania sprzętowego w Gateway Design Automation Inc, a później stał się standardem IEEE 1364 w 1995 roku i zaczął być coraz szerzej stosowany. Verilog jest oparty na testbench na poziomie modułu.
2. SystemVerilog :
SystemVerilog jest połączeniem języka opisu sprzętu (HDL) i języka weryfikacji sprzętu (HVL) i połączeniem określanym jako HDVL. Oznacza to, że opisuje strukturę i zachowanie obwodów elektronicznych, a także weryfikuje obwody elektroniczne napisane w języku opisu sprzętu. SystemVerilog działa jako superset Verilog z wieloma rozszerzeniami do języka Verilog w 2005 roku i stał się standardem IEEE 1800 i ponownie zaktualizowany w 2012 roku jako standard IEEE 1800-2012. SystemVerilog jest oparty na poziomie klasy testbench, który ma bardziej dynamiczny charakter.
różnica między Verilog i SystemVerilog :
| S.No. | VERILOG | SYSTEMVERILOG |
|---|---|---|
| Verilog jest językiem opisu sprzętu (HDL). | SystemVerilog jest połączeniem języka opisu sprzętu (HDL) i języka weryfikacji sprzętu (HVL). | |
| język Verilog jest używany do budowy i modelowania systemów elektronicznych. | język SystemVerilog służy do modelowania, projektowania, symulacji, testowania i wdrażania systemu elektronicznego. | |
| wspiera zorganizowany paradygmat. | obsługuje paradygmat strukturalny i obiektowy. | |
| Verilog jest oparty na testbench na poziomie modułu. | SystemVerilog jest oparty na poziomie klasy testbench. | |
| jest standaryzowany jako IEEE 1364. | jest standaryzowany jako IEEE 1800-2012. | |
| Verilog jest pod wpływem języka C i języka programowania Fortran. | SystemVerilog jest oparty na języku programowania Verilog, VHDL i C++. | |
| posiada rozszerzenie pliku .v lub .vh | ma rozszerzenie pliku. sv lub .svh | |
| obsługuje typ danych Wire i Reg. | obsługuje różne typy danych, takie jak enum, union, struct, string, class. | |
| opiera się na hierarchii modułów. | jest on oparty na klasach. | |
| powstał w 1983 roku jako zastrzeżony język do modelowania sprzętowego. | pierwotnie miał być przedłużeniem Verilog w roku 2005. |
