GeeksforGeeks

BY admin
|

1. Verilog:
Verilog é uma linguagem de descrição de Hardware (HDL). É uma linguagem de computador que é usada para descrever a estrutura e o comportamento dos circuitos eletrônicos. Em 1983, a linguagem Verilog começou como uma linguagem proprietária para modelagem de hardware no Gateway Design Automation Inc e mais tarde tornou-se padrão IEEE 1364 em 1995 e começou a se tornar mais amplamente utilizado. Verilog é baseado no módulo testbench nível.

2. SystemVerilog :
SystemVerilog é uma combinação de Linguagem de descrição de Hardware (HDL) e Linguagem de verificação de Hardware (HVL) e combinados como HDVL. Significa que descreve a estrutura e o comportamento de circuitos eletrônicos, bem como verifica os circuitos eletrônicos escritos em uma linguagem de descrição de Hardware. SystemVerilog atua como um superconjunto de Verilog com muitas extensões para a linguagem Verilog em 2005 e tornou-se IEEE standard 1800 e novamente atualizado em 2012 como IEEE 1800-2012 padrão. SystemVerilog é baseado na classe testbench nível que é mais dinâmico na natureza.

Diferença entre Verilog e SystemVerilog :

S. Não. VERILOG SYSTEMVERILOG
Verilog é uma Linguagem de Descrição de Hardware (HDL). SystemVerilog é uma combinação de Linguagem de descrição de Hardware (HDL) e Linguagem de verificação de Hardware (HVL).
a linguagem Verilog é usada para estruturar e modelar sistemas eletrônicos. SystemVerilog language is used to model, design, simulate, test and implement electronic system.
ele suporta paradigma estruturado. suporta paradigma estruturado e orientado a objetos.
Verilog é baseado no módulo testbench nível. SystemVerilog é baseado no nível de classe testbench.
é padronizado como IEEE 1364. é padronizado como IEEE 1800-2012.
Verilog é influenciado pela linguagem C e pela linguagem de programação Fortran. SystemVerilog é baseado na Linguagem de programação Verilog, VHDL e c++.
tem extensão de arquivo .V. or .vh tem extensão de arquivo .sv or .svh
ele suporta Wire e Reg datatype. suporta vários tipos de dados como enum, union, struct, string, class.
baseia-se na hierarquia de módulos. é baseado em classes.
começou em 1983 como linguagem proprietária para modelagem de hardware. It was originally intended as an extension to Verilog in the year 2005.

Etiquetas De Artigos :